1.2 帶LVDS輸出接口的一個(gè)高速ADC
在很多高速器件里，比如說(shuō)高采樣率的ADC，很多都帶有LVDS電平標(biāo)準(zhǔn)源同步的輸出接口，所謂的源同步，就是數(shù)據(jù)和同步時(shí)鐘并行傳輸?shù)囊馑?。這里以TI(德州儀器)公司的ADS62P49為例，講述FPGA接收LVDS信號(hào)的例子。
- 歡迎進(jìn)入儀商網(wǎng)！
- 客服熱線：400-086-1718
1.2 帶LVDS輸出接口的一個(gè)高速ADC
在很多高速器件里，比如說(shuō)高采樣率的ADC，很多都帶有LVDS電平標(biāo)準(zhǔn)源同步的輸出接口，所謂的源同步，就是數(shù)據(jù)和同步時(shí)鐘并行傳輸?shù)囊馑?。這里以TI(德州儀器)公司的ADS62P49為例，講述FPGA接收LVDS信號(hào)的例子。
關(guān)鍵詞:儀器儀表 測(cè)試測(cè)量 技術(shù)分析 LVDS信號(hào) 瀏覽量：1664
聲明：凡本網(wǎng)注明"來(lái)源：儀商網(wǎng)"的所有作品，版權(quán)均屬于儀商網(wǎng)，未經(jīng)本網(wǎng)授權(quán)不得轉(zhuǎn)載、摘編使用。
經(jīng)本網(wǎng)授權(quán)使用，并注明"來(lái)源：儀商網(wǎng)"。違反上述聲明者，本網(wǎng)將追究其相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它來(lái)源的作品，歸原版權(quán)所有人所有。目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如有作品的內(nèi)容、版權(quán)以及其它問(wèn)題的，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
本網(wǎng)轉(zhuǎn)載自其它媒體或授權(quán)刊載，如有作品內(nèi)容、版權(quán)以及其它問(wèn)題的，請(qǐng)聯(lián)系我們。相關(guān)合作、投稿、轉(zhuǎn)載授權(quán)等事宜，請(qǐng)聯(lián)系本網(wǎng)。
QQ：2268148259、3050252122。
 |
 |
 粵公網(wǎng)安備 44010502000033號(hào) |
粵ICP備16022018號(hào)-4 |
