基于該ADC的源同步傳輸特性，對于該種ADC的LVDS信號的接收通常采用源同步接收再加時序約束來保證接收的過程能夠滿足接收數(shù)據(jù)的建立時間和保持時間，進而保證接收信號的正確性。依照tsu和th的值進行input delay約束，如果時序滿足，那么可以肯定FPGA的接收將是正確無誤的。Tsu和th的值說明如圖5所示：
圖5
圖6
圖6為ADS62P49數(shù)據(jù)手冊提到的tsu和th的變化范圍，這兩個值必須用在FPGA的接口時序約束中，以保證輸入的穩(wěn)定性。
1.3 采用input delay約束保證源同步接收的正確性
由于ADC基本上是帶有LVDS電平的隨路時鐘，因此采用該時鐘作為數(shù)據(jù)接收寄存器的工作時鐘來接收ADC的輸出LVDS數(shù)據(jù)信號。
關鍵詞:儀器儀表 測試測量 技術分析 LVDS信號 瀏覽量：1664
聲明：凡本網注明"來源：儀商網"的所有作品，版權均屬于儀商網，未經本網授權不得轉載、摘編使用。
經本網授權使用，并注明"來源：儀商網"。違反上述聲明者，本網將追究其相關法律責任。
本網轉載并注明自其它來源的作品，歸原版權所有人所有。目的在于傳遞更多信息，并不代表本網贊同其觀點或證實其內容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。如有作品的內容、版權以及其它問題的，請在作品發(fā)表之日起一周內與本網聯(lián)系，否則視為放棄相關權利。
本網轉載自其它媒體或授權刊載，如有作品內容、版權以及其它問題的，請聯(lián)系我們。相關合作、投稿、轉載授權等事宜，請聯(lián)系本網。
QQ：2268148259、3050252122。
 |
 |
 粵公網安備 44010502000033號 |
粵ICP備16022018號-4 |
