在各種應(yīng)用中（從通信基礎(chǔ)設(shè)施到儀器儀表），對(duì)系統(tǒng)帶寬和分辨率的更高要求促進(jìn)了將多個(gè)數(shù)據(jù)轉(zhuǎn)換器以陣列形式連接的需求。設(shè)計(jì)人員必須找到低噪聲、高精度解決方案，才能為使用普通JESD204B串行數(shù)據(jù)轉(zhuǎn)換器接口的大型數(shù)據(jù)轉(zhuǎn)換器陣列提供時(shí)鐘和同步。

而在很多實(shí)際應(yīng)用中，數(shù)據(jù)轉(zhuǎn)換器陣列所需的大量時(shí)鐘已經(jīng)超出了單個(gè)IC元件所能提供的極限。

本文提供一個(gè)關(guān)于如何構(gòu)建靈活可編程時(shí)鐘擴(kuò)展網(wǎng)絡(luò)的真實(shí)案例，它不僅具有出色的相位噪聲/抖動(dòng)性能，還可將所需的同步信息從時(shí)鐘樹(shù)的第一個(gè)器件傳遞至最后一個(gè)器件，同時(shí)提供確定性控制。

簡(jiǎn)介

無(wú)線通信系統(tǒng)從3G到4G和LTE（以及5G，目前正在規(guī)范討論階段）的演進(jìn)是推動(dòng)高速數(shù)據(jù)轉(zhuǎn)換和同步的關(guān)鍵技術(shù)因素。在蜂窩基站應(yīng)用中，多種因素共同作用，提高了數(shù)據(jù)帶寬要求。主要的因素是，訂閱數(shù)量的增加導(dǎo)致對(duì)更為豐富的多媒體內(nèi)容的需求，以及對(duì)于使用全球蜂窩基礎(chǔ)設(shè)施的機(jī)器間通信的新應(yīng)用需求。其結(jié)果是，設(shè)計(jì)人員尋求全新的創(chuàng)新型RF收發(fā)器架構(gòu)，這種架構(gòu)具有更高的通道數(shù)，使用諸如有源天線設(shè)計(jì)、大規(guī)模MIMO和高級(jí)波束成形等技術(shù)。具有大量輸入和輸出的系統(tǒng)利用多條傳輸路徑，需要大量的ADC和DAC元件。數(shù)據(jù)轉(zhuǎn)換要求擴(kuò)大后，采樣時(shí)鐘生成和同步就成了很大的設(shè)計(jì)挑戰(zhàn)。在復(fù)雜系統(tǒng)中，所需的時(shí)鐘信號(hào)數(shù)量可以輕松從幾個(gè)增加到上百個(gè)，如圖1所示。

圖1. 帶時(shí)鐘樹(shù)的數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)

JESD204B標(biāo)準(zhǔn)定義了串行數(shù)據(jù)接口，可用來(lái)減少寬帶數(shù)據(jù)轉(zhuǎn)換器和其他系統(tǒng)IC之間的數(shù)據(jù)輸入/輸出數(shù)量。數(shù)據(jù)I/O數(shù)量的下降解決了高速、高位數(shù)數(shù)據(jù)轉(zhuǎn)換器的互連問(wèn)題。以更少的互連提供寬帶數(shù)據(jù)轉(zhuǎn)換器的能力簡(jiǎn)化了PCB布局布線，并實(shí)現(xiàn)更小的尺寸，且不降低整體系統(tǒng)性能。這些改進(jìn)對(duì)于克服大部分應(yīng)用中的系統(tǒng)尺寸和成本限制非常重要，包括無(wú)線基礎(chǔ)設(shè)施、便攜式儀器儀表、軍事應(yīng)用和醫(yī)療超聲設(shè)備。

系統(tǒng)級(jí)考慮因素

在含有大型數(shù)據(jù)轉(zhuǎn)換器陣列的復(fù)雜系統(tǒng)中，處理更大的數(shù)據(jù)量要求從天線到處理單元具有高SNR（信噪比）。從時(shí)鐘角度來(lái)講，SNR受限于采樣時(shí)鐘的相位噪聲。較差的相位噪聲性能會(huì)造成抖動(dòng)并增加EVM（誤差矢量幅度），從而嚴(yán)重降低SNR，影響系統(tǒng)性能。一般而言，時(shí)鐘信號(hào)質(zhì)量用抖動(dòng)來(lái)表示，其定義為目標(biāo)帶寬內(nèi)的相位噪聲積分。通常，相位噪聲積分限值為幾十kHz到幾十MHz。然而，寬帶噪聲同樣很重要，因?yàn)檩^高的時(shí)鐘信號(hào)噪底同樣會(huì)影響系統(tǒng)SNR。較差的采樣時(shí)鐘還可能含有雜散信號(hào)內(nèi)容，會(huì)降低SFDR（無(wú)雜散動(dòng)態(tài)范圍）。最終，考慮到占空比和上升/下降時(shí)間等參數(shù)，采樣時(shí)鐘質(zhì)量不應(yīng)僅在頻率域中定義，還應(yīng)在時(shí)間域中定義。

這些是采樣時(shí)鐘的基本系統(tǒng)要求。然而，在大型數(shù)據(jù)轉(zhuǎn)換器陣列中，當(dāng)不同陣列的時(shí)鐘之間需要同步時(shí)，通道間偏斜便是一個(gè)關(guān)鍵要求。這類系統(tǒng)的性能取決于同步數(shù)據(jù)陣列，因此對(duì)不同數(shù)據(jù)轉(zhuǎn)換器之間的偏斜很敏感。

功耗也是一個(gè)考慮因素。較高的功耗降低了系統(tǒng)效率，使溫度升高并增加冷卻成本和引線，且增加了潛在故障率。從商業(yè)角度出發(fā)，器件數(shù)和電路板空間同樣是很重要的，應(yīng)加以控制。

時(shí)鐘樹(shù)結(jié)構(gòu)

如前所述，在一個(gè)大規(guī)模系統(tǒng)中，單個(gè)時(shí)鐘IC通常沒(méi)有足夠的輸出來(lái)驅(qū)動(dòng)所有分支。時(shí)鐘樹(shù)拓?fù)湟苍S可以克服這個(gè)問(wèn)題，且能同步多個(gè)器件、設(shè)備，或多個(gè)系統(tǒng)。圖2給出了一個(gè)時(shí)鐘樹(shù)拓?fù)淇驁D。注意，樹(shù)形結(jié)構(gòu)的每一級(jí)都有延遲成分，由固定部分和不確定部分組成。