近年來數(shù)字電路工作速度的提高，PCB、連接器、背板上信號的傳輸速率也越來越高，其中串行數(shù)據(jù)通信在高速數(shù)據(jù)傳輸中占據(jù)主導地位。目前USB3.1的信號速率已經(jīng)達到10Gb/s，HDMI2.1的信號速率達到12Gb/s， PCI-E Gen4的信號速率能夠支持16Gb/s甚至更高速率的PCI-E Gen5即將發(fā)布，高速FPGA的串行高速接口速率則從8Gbps猛增到28Gbps。

隨著電子工程師不斷把設計推向技術(shù)與工藝的極限，電子產(chǎn)品集成度增加，使得電路板尺寸不斷變小，布線密度越來越大，與此同時信號頻率也在不斷提升，使得串擾問題日益突出。串擾現(xiàn)象是高速、高密度電路設計中需要重點考慮的問題，串擾分析已經(jīng)成為系統(tǒng)性能測試中不可或缺的測試項目。

中星聯(lián)華科技（北京）有限公司基于多年來對信號質(zhì)量的研究和測試儀器設計的經(jīng)驗，針對目前在高速背板、連接器等高速傳輸鏈路中遇到的串擾問題，開發(fā)出集串擾信號產(chǎn)生、測試分析等功能的測試系統(tǒng)，為模擬和測試被測件在真實環(huán)境中的運行狀態(tài)提供了有力保障。

1.什么是串擾？

串擾是目前信號完整性中最常見的研究現(xiàn)象之一，高度密集的板間走線和間距狹小的走線都會導致信號間串擾。在下圖所示的典型高速背板傳輸鏈路中，串擾現(xiàn)象尤為嚴重，對系統(tǒng)性能的影響也不容忽視，往往會導致板卡工作不穩(wěn)定甚至無法正常工作


根據(jù)電路疊加原理，在無源電路中當其他的傳輸線有信號在傳輸時，串擾引起的噪聲將會疊加在受害線上，信號受其影響會產(chǎn)生波形失真、畸變等。當串擾噪聲疊加在被干擾信號的高低電平上時，會產(chǎn)生幅度噪聲或影響眼圖高度。下圖很直觀的表現(xiàn)出串擾對眼圖的影響。


當串擾噪聲疊加在被干擾信號的跳變邊沿位置時會產(chǎn)生邊沿的抖動，進而影響上升下降時間或者是眼圖寬度。由于干擾源的不確定性，串擾噪聲一般會同時影響被干擾信號的上升下降時間和幅度。

串擾耦合方式通?？煞譃閮煞N，即公共阻抗耦合和電磁場耦合。公共阻抗耦合是因為不同信號共用公共返回路徑引起的，這種耦合通常在低頻時起決定作用。電磁場耦合主要發(fā)生在高頻時，又可分為電感性耦合（互感）與電容性耦合（互容）。通常所說的串擾是指電磁場耦合。

電磁場耦合屬于近場耦合，其機理是在高頻時PCB上的任何兩個器件（諸如芯片、PCB板、連接器、芯片封裝和連接器電纜等器件或?qū)Ь€）之間存在互容和互感，在多導體系統(tǒng)中，導體間通過電場和磁場發(fā)生耦合。這種耦合會把信號的一部分能量傳遞到鄰近的導體上，從而形成干擾噪聲。當一個器件或一條信號線上的信號發(fā)生變化時，其變化會通過互容和互感耦合到其他器件或信號線，即串擾耦合。

當干擾線上有信號傳輸時，由于信號邊沿電壓的變化，在信號邊沿附近的區(qū)域，干擾線上的分布電容會感應出時變的電場，而受害線處于這個電場里面，所以變化的電場會在受害線上產(chǎn)生感應電流。可以把信號的邊沿看成是沿干擾線移動的電流源，在它移動的過程中，通過電容耦合不斷地在受害線上產(chǎn)生電流噪聲。


當信號在干擾線上傳播時，由于信號電流的變化，在信號躍變的附近區(qū)域，通過分布電感的作用將產(chǎn)生時變的磁場，變化的磁場在受害線上將感應出噪聲電壓，進而形成感性的耦合電流，并分別向近端和遠端傳播。

與容性耦合電流不一樣的是，感性耦合電流的方向與干擾線上信號傳播的方向是反向的，向近端傳輸時，電流回路是從信號路徑到返回路徑，而向遠端傳輸時，電流回路則是從返回路徑到信號路徑。

對于近端感性耦合串擾，其特征與近端容性耦合串擾非常相似，也是從零開始迅速增加，當傳輸長度大于等于飽和長度以后，將穩(wěn)定在一個固定值，持續(xù)時間是兩倍的傳輸延遲。因為流向近端的感性耦合電流與容性耦合電流同向，所以兩者將疊加在一起。