4.2 FPGA內(nèi)部邏輯設(shè)計(jì)
這部分的軟件(邏輯設(shè)計(jì))是本系統(tǒng)的一個(gè)重點(diǎn)。主要包括指數(shù)衰減ROM1、正弦信號(hào)ROM2、數(shù)字乘法器等3個(gè)模塊。圖8為指數(shù)衰減信號(hào)產(chǎn)生模塊;圖9所示為正弦信號(hào)產(chǎn)生模塊，采用的是DDS技術(shù)，這兩部分其實(shí)都是通過matlab文件計(jì)算后生成的定點(diǎn)初始化文件存入到FPGA的片上RAM中;圖10給出的是實(shí)現(xiàn)前兩個(gè)模塊相乘的14位數(shù)字乘法器，用于實(shí)現(xiàn)數(shù)字調(diào)制器。
圖11給出了邏輯設(shè)計(jì)完后在Qualtus軟件中通過嵌入式邏輯分析儀signalTab看到的輸出波形。
這部分的軟件(邏輯設(shè)計(jì))是本系統(tǒng)的一個(gè)重點(diǎn)。主要包括指數(shù)衰減ROM1、正弦信號(hào)ROM2、數(shù)字乘法器等3個(gè)模塊。圖8為指數(shù)衰減信號(hào)產(chǎn)生模塊;圖9所示為正弦信號(hào)產(chǎn)生模塊，采用的是DDS技術(shù)，這兩部分其實(shí)都是通過matlab文件計(jì)算后生成的定點(diǎn)初始化文件存入到FPGA的片上RAM中;圖10給出的是實(shí)現(xiàn)前兩個(gè)模塊相乘的14位數(shù)字乘法器，用于實(shí)現(xiàn)數(shù)字調(diào)制器。
