為了限制浪涌電流,可以將軟啟動引入開關(guān)電路中,利用Q1的導(dǎo)通阻抗RDS(on)隨VGS變化的特性,通過延緩Q1導(dǎo)通的速度,使VDD_OUTx緩慢上升到VDD。引入的軟啟動電路如下圖的C1、R4所示。
當(dāng)Q2集電極變低時,C1通過R4放電,Q1柵極電壓隨之緩慢下降,從而控制Q1緩慢導(dǎo)通,使VDD_OUTx不會發(fā)生突變。用示波器ZDS2022觀察VDD_OUTx上電過程中VDD的變化,得到如下波形。
和加入軟啟動之前的波形圖對比可以看到,VDD_OUTx的上升時間延長到了400μs,VDD的跌落問題也得到明顯改善。經(jīng)過長時間反復(fù)測試,都沒有再出現(xiàn)燒錄失敗現(xiàn)象。
就是這樣一個不起眼的軟啟動電路,卻大大提升了編程器燒錄的穩(wěn)定性。生活中的一些小細(xì)節(jié)總能給人帶來意想不到的驚喜,工作也是如此。