E.并行RX測(cè)試

 另一種減少測(cè)試時(shí)間的方法是通過(guò)向多個(gè)DUT發(fā)送相同的波形來(lái)同時(shí)執(zhí)行多個(gè)RX測(cè)試。通過(guò)將每個(gè)DUT分配到相應(yīng)的軟件線程，所有DUT均可同時(shí)啟動(dòng)。使用如圖5所示的技術(shù)，多DUT的測(cè)試時(shí)間相比流水線測(cè)試可減少25%，相比串行測(cè)試設(shè)備可減少超過(guò)50%。

圖5：并行RX測(cè)試時(shí)間框圖

 F.其他多DUT測(cè)試方法

 流水線和并行RX測(cè)試僅僅只是兩個(gè)例子來(lái)說(shuō)明如何提高WLAN制造測(cè)試的吞吐量而無(wú)需添加額外測(cè)試設(shè)備。由于測(cè)試軟件變得日益復(fù)雜且設(shè)備控制驅(qū)動(dòng)程序針對(duì)測(cè)試不斷進(jìn)行優(yōu)化，新的測(cè)試方法將繼續(xù)涌現(xiàn)以幫助設(shè)備制造商不斷提高測(cè)試吞吐量，降低測(cè)試成本，同時(shí)跟上未來(lái)無(wú)線技術(shù)發(fā)展的步伐。

 III.多DUT制造測(cè)試方法

 選擇用于并行多DUT WLAN生產(chǎn)測(cè)試的測(cè)試設(shè)備時(shí)，必須確保所選的設(shè)備采用了最新的商業(yè)現(xiàn)成可用(COTS)技術(shù)，以在最大程度提高當(dāng)前吞吐量的同時(shí)，獲得針對(duì)未來(lái)需求的可擴(kuò)展性，包括從多核CPU處理器和用于數(shù)據(jù)分析和數(shù)據(jù)傳輸?shù)臄?shù)據(jù)總線，到用于管理并行測(cè)試的多線程軟件架構(gòu)。

 A.多核處理器和儀器數(shù)據(jù)總線

 通常RF測(cè)試系統(tǒng)中最昂貴的部件是用于生成和接收RF信號(hào)的電路。許多其它組件，如存儲(chǔ)器、硬盤(pán)驅(qū)動(dòng)器和CPU處理器常見(jiàn)于個(gè)人計(jì)算機(jī)，因此產(chǎn)品生命周期較短且非常廉價(jià)。選擇測(cè)試系統(tǒng)時(shí)，還需要確保該系統(tǒng)易于根據(jù)市場(chǎng)上出現(xiàn)的新COTS進(jìn)行升級(jí)。

 PXI是一種基于PC的堅(jiān)固測(cè)試平臺(tái)，提供了用于測(cè)量和自動(dòng)化系統(tǒng)的高性能、低成本部署解決方案，包括無(wú)線產(chǎn)品生產(chǎn)測(cè)試。PXI結(jié)合了PCI Express的電氣總線特性與堅(jiān)固的機(jī)械封裝，并增加了用于制造測(cè)試的專(zhuān)用同步總線和主要軟件特性。這種強(qiáng)大的組合為設(shè)備制造商測(cè)試提供了目前市場(chǎng)上具有最高吞吐量和最低延遲數(shù)據(jù)總線的解決方案之一，它顯著地降低了測(cè)試時(shí)間。PXI的另一個(gè)優(yōu)勢(shì)是嵌入式計(jì)算機(jī)，通常也稱(chēng)為PXI嵌入式控制器，其在緊湊的外形結(jié)構(gòu)中提供了最新的高新能CPU處理器。這種模塊化特性可允許用戶在出現(xiàn)新技術(shù)時(shí)以相對(duì)低的成本升級(jí)整個(gè)無(wú)線測(cè)試系統(tǒng)。

圖6：NI PXI Express機(jī)箱包含射頻分析儀和發(fā)生器、矢量網(wǎng)絡(luò)分析儀、開(kāi)關(guān)、電源和嵌入式計(jì)算機(jī)

 B.多線程軟件架構(gòu)