▲ 32 bits 加法器的 Verilog 范例。有了電腦，事情都變得容易
有了完整規(guī)畫后，接下來便是畫出平面的設(shè)計藍圖。在IC 設(shè)計中，邏輯合成這個步驟便是將確定無誤的 HDL code，放入電子設(shè)計自動化工具(EDA tool)，讓電腦將 HDL code 轉(zhuǎn)換成邏輯電路，產(chǎn)生如下的電路圖。之后，反覆的確定此邏輯閘設(shè)計圖是否符合規(guī)格并修改，直到功能正確為止。
▲控制單元合成后的結(jié)果。
最后，將合成完的程序碼再放入另一套 EDA tool，進行電路布局與繞線(Place And Route)。在經(jīng)過不斷的檢測后，便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運用呢?
▲常用的演算芯片- FFT 芯片，完成電路布局與繞線的結(jié)果。層層光罩，疊起一顆芯片
首先，目前已經(jīng)知道一顆IC 會產(chǎn)生多張的光罩，這些光罩有上下層的分別，每層有各自的任務(wù)。下圖為簡單的光罩例子，以集成電路中最基本的元件 CMOS 為范例，CMOS 全名為互補式金屬氧化物半導體 (Complementary metal–oxide–semiconductor)，也就是將 NMOS 和 PMOS 兩者做結(jié)合，形成 CMOS。至于什么是金屬氧化物半導體(MOS)?這種在芯片中廣泛使用的元件比較難說明，一般讀者也較難弄清，在這里就不多加細究。
下圖中，左邊就是經(jīng)過電路布局與繞線后形成的電路圖，在前面已經(jīng)知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。制作是，便由底層開始，依循上一篇IC 芯片的制造中所提的方法，逐層制作，最后便會產(chǎn)生期望的芯片了。
