數(shù)據(jù)的讀取有很多種方法, 目前有串口、并口、USB 口或PCI 總線方式讀取。我們這里采用并口讀取方式。因?yàn)閿?shù)據(jù)存儲(chǔ)量大, 我們采取了并口主動(dòng)讀取的方法, 消除了并口從動(dòng)讀取速度慢的問(wèn)題, 采用EPP 模式, 讀取數(shù)據(jù)速度能達(dá)到500K—2Mb/s 的數(shù)據(jù)量。FPGA 此時(shí)的工作是使讀數(shù)和采集的控制線與數(shù)據(jù)線的隔離。

這時(shí)并口可直接對(duì)FLASH 的控制線和數(shù)據(jù)線進(jìn)行操作。對(duì)FLASH 的讀數(shù)操作也有其固定的操作過(guò)程。FLASH 數(shù)據(jù)的擦除是按塊擦除的, 所以它的特點(diǎn)是擦除速度快, 一般在幾秒鐘內(nèi)就完成了。當(dāng)一次采集存儲(chǔ)完畢后, 數(shù)據(jù)就長(zhǎng)久保持在FLASH 內(nèi), 不會(huì)丟失, 若要從新采集存儲(chǔ), 則必須要先進(jìn)行FLASH 擦除。

3 相關(guān)問(wèn)題

3.1 防止數(shù)據(jù)錯(cuò)位的解決辦法

在存儲(chǔ)的過(guò)程中, 多路信號(hào)是同時(shí)存儲(chǔ)在FLASH 里面的。當(dāng)采集存儲(chǔ)完畢后, 我們要對(duì)數(shù)據(jù)進(jìn)行事后處理, 為了防止讀取或存儲(chǔ)數(shù)據(jù)錯(cuò)位現(xiàn)象, 也是為了便于對(duì)錯(cuò)誤的跟蹤查找, 最后使每路數(shù)據(jù)能完整的整合到一起。我們采取了相應(yīng)的措施,在每個(gè)數(shù)據(jù)存儲(chǔ)的過(guò)程中我們要給每路信號(hào)加上標(biāo)志位, 當(dāng)多路信號(hào)采完一個(gè)周期后, 存儲(chǔ)一些標(biāo)志位作為每幀數(shù)據(jù)的區(qū)分信號(hào)。這樣即使某幀數(shù)據(jù)出了問(wèn)題, 也可以很容易的確定各路信號(hào)的數(shù)據(jù), 不會(huì)出現(xiàn)數(shù)據(jù)錯(cuò)位現(xiàn)象。

3.2 開(kāi)關(guān)量輸入信號(hào)閉合時(shí)信號(hào)抖動(dòng)的解決

在電路中, 對(duì)FPGA 有大量的開(kāi)關(guān)行性操作, 例如控制讀、寫(xiě)和擦除的控制信號(hào), 還有FLASH 反饋給FPGA 的高頻脈沖狀態(tài)信號(hào)。在開(kāi)關(guān)閉合的過(guò)程中, 信號(hào)存在抖動(dòng)現(xiàn)象, 這時(shí)的信號(hào)是不穩(wěn)定的, 為了消除這種信號(hào)的不穩(wěn)定性外界因素干擾的不良影響下, 從而防止FPGA 的誤操作現(xiàn)象的發(fā)生, 我們?cè)贔PGA內(nèi)加了延時(shí)子程序, 目的就是對(duì)這些敏感信號(hào)進(jìn)行消陡延時(shí)預(yù)處理, 避免誤操作, 使系統(tǒng)在更加可靠穩(wěn)定的狀態(tài)下工作。

3.3 灌封技術(shù)

因?yàn)椴杉鎯?chǔ)器要在水下工作, 所以要對(duì)其進(jìn)行防水處理。經(jīng)過(guò)多次灌封試驗(yàn), 采用石蠟和三防漆灌封取得了良好的效果。

4 結(jié)論

根據(jù)本文介紹的采集存儲(chǔ)器應(yīng)用于某系統(tǒng)測(cè)試中, 經(jīng)實(shí)驗(yàn)室和水下測(cè)試, 系統(tǒng)工作正常, 達(dá)到了設(shè)計(jì)的要求。本文設(shè)計(jì)的采集存儲(chǔ)器適用于水下作業(yè), 采集可根據(jù)實(shí)際情況進(jìn)行擴(kuò)展, 采集頻率可根據(jù)實(shí)際情況改動(dòng), 通用性比較強(qiáng)。它體積小、功耗低的優(yōu)勢(shì)更是目前采集存儲(chǔ)的發(fā)展趨勢(shì)。他的原理可得到廣泛推廣。