數(shù)字鎖相環(huán)會生成鎖定為激勵信號(可以是外部信號或FPGA內(nèi)部生成的信號，并且不必是正弦波)的正弦波。參考正弦波中的任何諧波也將與輸入信號相乘，將諧波頻率中存在的噪聲和其他無用的信號解調(diào)，正如兩個方波相乘的情況(見圖5)。以數(shù)字方式生成此參考正弦波的一個優(yōu)勢是，這樣只需調(diào)整數(shù)字精度，即可相對輕松地生成失真度極低的信號。例如，圖12展示了四個使用4、8、16和32位精度以數(shù)字方式生成的正弦波。顯然，使用4位精度所獲得的性能與圖5中的情況差別不大，但是該情況會在使用更高精度數(shù)字后很快得以改善。在16位精度條件下，需要付出一些努力才能生成具有如此低總諧波失真(THD)的模擬信號，在32位精度時THD超過–200 dB，這是不可能與模擬電路相匹配的。此外，由于這些是以數(shù)字方式生成的信號，因此它們可以很好地重復。將數(shù)據(jù)轉換到數(shù)字域并輸入FPGA后，就無需考慮其他噪聲或漂移。

在乘法器后，低通濾波器將除去任何高頻成分并輸出信號的同相和正交組分。繼續(xù)假定濾波器的等效噪聲帶寬僅為50 Hz，沒有理由按原始采樣速率250 kSPS傳輸數(shù)據(jù)。低通濾波器可包括抽取濾波器級，以降低輸出數(shù)據(jù)速率。該流程的最后一步是計算輸入信號同相和正交組分的幅度和相位。

小結

嵌入噪底的低頻小信號難以測量，但是應用調(diào)制和鎖定放大器技術可以獲得高精度的測量。最簡單的鎖定放大器可以是在兩個增益之間切換的運算放大器。雖然這不會帶來最好的噪聲性能，但是與簡單的直流測量相比，簡單的低成本電路仍然非常具有吸引力。此電路的一項改進是使用正弦波參考和乘法器，但是在模擬域中實現(xiàn)會比較難。為獲得終極性能，可考慮使用低噪聲、高分辨率的Σ-Δ ADC(例如AD7175-2)，以便將輸入信號數(shù)字化，然后生成參考正弦波以及數(shù)字域中鎖定放大器的所有其他要素。