此方法請注意一點，內(nèi)部生成的正弦波必須具有低失真。雖然使用分立式PLL和乘法器可以實現(xiàn)該系統(tǒng)，但是使用FPGA實現(xiàn)鎖定放大器功能會帶來多個性能優(yōu)勢。圖11展示了使用FPGA構(gòu)建的鎖定放大器，采用基于ADA4528-1零偏移放大器的前端和24位Σ-Δ ADC AD7175-2。此類應用無需很高的帶寬，因此我們可以將鎖相放大器的噪聲帶寬設置為50 Hz。受測設備仍然是任何可外部激勵的傳感器。ADA4528-1配置為噪聲增益為20，以充分利用ADC的滿量程(本例隨意設置)。雖然直流錯誤不會影響測量，但是最大限度降低失調(diào)漂移和1/f噪音仍然很重要，因為它們會縮小可用的動態(tài)范圍，尤其是針對高增益配置放大器的情況。ADA4528-1的2.5 V最差情況的輸入失調(diào)誤差表示只有10 ppm的AD7175-2全量程輸入范圍(采用2.5 V基準電壓)。ADC后的數(shù)字高通濾波器將移除任何直流失調(diào)和頻率很低的噪聲。要計算輸出噪聲，我們需要了解AD7175-2的電壓噪聲密度。數(shù)據(jù)手冊規(guī)定ADC噪聲為5.9 Vrms，輸出數(shù)據(jù)速率為50 kSPS，使用Sinc5 + Sinc1濾波器并支持輸入緩沖器。采用這些設置的等效噪聲帶寬為21.7 kHz，這將產(chǎn)生40 nV/√Hz的電壓噪音密度。ADA4528的寬帶輸入噪聲是5.9 nV/√Hz，它會在輸出為118 nV/√Hz時出現(xiàn)，產(chǎn)生125 nV/√Hz的組合噪音密度。由于數(shù)字濾波器的等效噪聲帶寬僅為50 Hz，因此輸出噪聲為881 nVrms。在±2.5 V輸入范圍內(nèi)，這將產(chǎn)生動態(tài)范圍為126 dB的系統(tǒng)。通過調(diào)整低通濾波器的頻率響應，我們能夠以帶寬來換取動態(tài)范圍。例如，針對1 Hz等效噪聲帶寬設置濾波器，所產(chǎn)生的動態(tài)范圍為143 dB，而將帶寬設置為250 Hz，則會獲得119 dB的動態(tài)范圍。