“所有芯片設(shè)計(jì)公司都希望通過(guò)更充分的驗(yàn)證，降低投片風(fēng)險(xiǎn)與流片成本。我們希望通過(guò)EDA工具和方法學(xué)的全面進(jìn)階，讓系統(tǒng)工程師和軟件工程師都參與到芯片設(shè)計(jì)中來(lái)，解決設(shè)計(jì)難、人才少、設(shè)計(jì)周期長(zhǎng)、設(shè)計(jì)成本高企的問(wèn)題，用智能化的工具和服務(wù)化的平臺(tái)縮短從芯片需求到系統(tǒng)應(yīng)用創(chuàng)新的周期，降低復(fù)雜芯片的設(shè)計(jì)和驗(yàn)證難度，賦能電子系統(tǒng)創(chuàng)新。”謝仲輝表示。

與芯片設(shè)計(jì)一樣引起上下游企業(yè)紛紛入局的另一個(gè)產(chǎn)業(yè)環(huán)節(jié)是封裝。臺(tái)積電、三星、英特爾都將先進(jìn)封裝作為提升芯片性能、改善芯片能效、增強(qiáng)芯片架構(gòu)靈活性的重要途徑，以實(shí)現(xiàn)更加豐富的代工生態(tài)和系統(tǒng)級(jí)的解決方案。

今年以來(lái)，代工和IDM主力企業(yè)繼續(xù)強(qiáng)化在封裝領(lǐng)域的布局。臺(tái)積電日本3DIC研發(fā)中心于6月舉行開(kāi)幕儀式，該研究所致力于下一代三維硅堆棧和先進(jìn)封裝技術(shù)的材料領(lǐng)域，旨在支持系統(tǒng)級(jí)創(chuàng)新，提高運(yùn)算效能并整合更多功能。三星于7月宣布成立了半導(dǎo)體封裝工作組，以加強(qiáng)與大型晶圓代工廠客戶(hù)在封裝領(lǐng)域的合作。英特爾也在今年2月的投資者大會(huì)上公布了先進(jìn)封裝路線圖，預(yù)計(jì)今年將在Sapphire Rapids和Ponte Vecchio上交付領(lǐng)先的封裝技術(shù)，并在Meteor Lake上試產(chǎn)。其2021年公布的Foveros Omni和Foveros Direct封裝技術(shù)預(yù)計(jì)2023年投產(chǎn)。

同樣需要注意的是，產(chǎn)業(yè)鏈的供需健康，以及各環(huán)節(jié)供應(yīng)水平和技術(shù)能力的提升，都離不開(kāi)全球暢通的分工合作模式。

“集成電路產(chǎn)業(yè)本質(zhì)上是全球化的產(chǎn)業(yè)，以全球協(xié)作為基礎(chǔ)，包括材料、設(shè)計(jì)、制造、裝備、封測(cè)等多個(gè)環(huán)節(jié)。在過(guò)去一段時(shí)間，高通公司堅(jiān)持多供應(yīng)商策略，并聯(lián)合供應(yīng)商在建設(shè)新設(shè)備、擴(kuò)大產(chǎn)能方面做了大量工作，這些策略都有助于持續(xù)改善供應(yīng)。”孟樸說(shuō)。

技術(shù)創(chuàng)新多點(diǎn)開(kāi)花，推動(dòng)產(chǎn)業(yè)螺旋上升

以需求帶動(dòng)技術(shù)創(chuàng)新，再以技術(shù)創(chuàng)新拓寬使用場(chǎng)景，形成技術(shù)、應(yīng)用與需求的良性循環(huán)和螺旋上升，是一個(gè)產(chǎn)業(yè)健康發(fā)展的邏輯所在。面對(duì)半導(dǎo)體產(chǎn)業(yè)的周期性波動(dòng)和疫情等“黑天鵝”事件，頭部半導(dǎo)體企業(yè)依然沒(méi)有放緩創(chuàng)新的腳步，而技術(shù)的獨(dú)特性也是引領(lǐng)半導(dǎo)體企業(yè)穿越產(chǎn)業(yè)周期變化的不二法門(mén)。

制程節(jié)點(diǎn)是集成電路制造工藝水平的直觀體現(xiàn)，其演進(jìn)路線如同摩爾定律的心電圖，反映著集成電路產(chǎn)業(yè)乃至全球信息化進(jìn)程的發(fā)展節(jié)拍。

隨著三星在6月30日宣布基于GAA(全環(huán)繞柵極）架構(gòu)的3nm制程芯片啟動(dòng)初步生產(chǎn)，先進(jìn)制程正式駛?cè)?nm，晶體管技術(shù)也逐漸成為頭部芯片制造企業(yè)的比拼焦點(diǎn)。三星表示，其3nm制程采用了MBCFET（多橋通道晶體管）技術(shù)，突破了FinFET性能限制，相比其5nm工藝實(shí)現(xiàn)了23%的性能提升，降低了45%的功耗并減少了16%的芯片面積。臺(tái)積電將在2nm節(jié)點(diǎn)采用GAA架構(gòu)及納米片晶體管架構(gòu)，實(shí)現(xiàn)在相同功耗下速度增快10%～15%，或在相同速度下功耗降低25%～30%，預(yù)計(jì)2025年開(kāi)始生產(chǎn)。作為摩爾定律的提出者和捍衛(wèi)者，英特爾計(jì)劃通過(guò)全新晶體管架構(gòu)RibbonFET架構(gòu)將制程帶入埃米（納米的十分之一）時(shí)代。據(jù)悉，RibbonFET是英特爾研發(fā)的GAA晶體管，也是其繼2011年率先推出FINFET以來(lái)首個(gè)全新晶體管架構(gòu)，預(yù)計(jì)在2024年推出。

雖然先進(jìn)制程節(jié)點(diǎn)還在向更加微小的數(shù)字挺進(jìn)，但芯片性能水平的提升，已不再單純依賴(lài)工藝的進(jìn)步，設(shè)計(jì)廠商的比拼重點(diǎn)也越來(lái)越傾向于系統(tǒng)級(jí)別的創(chuàng)新。謝仲輝指出，服務(wù)器、AI、汽車(chē)、手機(jī)等高科技系統(tǒng)公司，通過(guò)SoC芯片和ASIC芯片的創(chuàng)新來(lái)實(shí)現(xiàn)系統(tǒng)創(chuàng)新。同時(shí)新興技術(shù)的發(fā)展也反過(guò)來(lái)促進(jìn)芯片設(shè)計(jì)和EDA的發(fā)展，人工智能、機(jī)器學(xué)習(xí)、云計(jì)算等技術(shù)對(duì)芯片設(shè)計(jì)和 EDA 工具本身的影響越來(lái)越大。因而Chiplet、異構(gòu)計(jì)算等能夠提升芯片集成規(guī)模和效率的技術(shù)受到廣泛關(guān)注。

“Chiplet包含了許多EDA相關(guān)技術(shù)，包括封裝內(nèi)功耗分析、散熱分析等，Chiplet芯片的設(shè)計(jì)驗(yàn)證也對(duì)傳統(tǒng)EDA提出了新的要求。這種通過(guò)異構(gòu)、系統(tǒng)集成的方式，也體現(xiàn)了我們從系統(tǒng)設(shè)計(jì)角度去出發(fā)的理念。半導(dǎo)體設(shè)計(jì)產(chǎn)業(yè)開(kāi)始不僅是通過(guò)工藝的提升，而是更多考慮系統(tǒng)、架構(gòu)、軟硬件協(xié)同等，以應(yīng)用導(dǎo)向驅(qū)動(dòng)芯片設(shè)計(jì)，讓用戶(hù)得到更好的體驗(yàn)?！?謝仲輝表示。

架構(gòu)創(chuàng)新也成為芯片設(shè)計(jì)的另一個(gè)發(fā)力點(diǎn)。精簡(jiǎn)、靈活、可拓展的RISC-V，以及異構(gòu)集成等不依賴(lài)制程工藝提升芯片性能的技術(shù)，將在后摩爾時(shí)代發(fā)揮更加重要的作用。

“RISC-V或?qū)⒊蔀閤86、ARM之外的又一重要架構(gòu)。隨著AI技術(shù)的發(fā)展，異構(gòu)架構(gòu)目前已經(jīng)得到了較為廣泛的應(yīng)用。存算一體（阻變存儲(chǔ)器等）將目前計(jì)算機(jī)存儲(chǔ)和運(yùn)算兩大基本功能單元合二為一，理論上能夠和AI算法（神經(jīng)網(wǎng)絡(luò)）形成較好耦合。”彭虎說(shuō)。