2.1 數(shù)據(jù)采集與處理模塊

數(shù)據(jù)采集與處理模塊主要包括主控制器FPGA、AD轉(zhuǎn)換器及SRAM存儲(chǔ)器;主要完成對(duì)實(shí)時(shí)數(shù)據(jù)的采集與處理。本設(shè)計(jì)采用FPGA芯片為EP3C35Q240C8共有240個(gè)引腳，分為8個(gè)bank，分布于芯片的四周，但是并非全部的引腳都是可以隨意使用的，只有是L/O接口的引腳才是芯片內(nèi)部可分配。這些接口用來提供給復(fù)位，ADC芯片和SDRAM數(shù)據(jù)存儲(chǔ)和控制信號(hào)。

當(dāng)一個(gè)設(shè)計(jì)完成后，需要把設(shè)計(jì)下載到FPGA中運(yùn)行以進(jìn)行調(diào)試及應(yīng)用。FPGA有多種下載配置模式，本設(shè)計(jì)主要采用AS模式。

AS模式是將下載文件先放在外掛的加載芯片中，每次上電后FPGA會(huì)自動(dòng)從加載芯片中調(diào)用加載信息，然后存到FPGA的SRAM中去，對(duì)FPGA進(jìn)行配置。當(dāng)設(shè)計(jì)完成，調(diào)試無誤時(shí)，應(yīng)當(dāng)用此模式進(jìn)行FPGA的配置。

AS下載需要AS配置芯片。本設(shè)計(jì)采用的存儲(chǔ)器為EPCS16，它與FPGA的接口為4個(gè)信號(hào)：DCLK為串行時(shí)鐘輸入；ASDI為控制信號(hào)輸入;nCS為片選信號(hào);DATA為串行數(shù)據(jù)輸出。AS模式下載電路實(shí)現(xiàn)原理圖如圖2所示。

2.2 數(shù)據(jù)收發(fā)模塊

數(shù)據(jù)收發(fā)模塊主要功能是發(fā)送一個(gè)光脈沖信號(hào)，經(jīng)過耦合器耦合后注入待測(cè)光纖，由待測(cè)光纖反射回來的反射光再送入數(shù)據(jù)采集和處理模塊。

具體實(shí)現(xiàn)過程：首先FPGA產(chǎn)生一個(gè)脈沖信號(hào)，經(jīng)過脈沖放大器放大后，再連接到光電器，轉(zhuǎn)換成特定波長(zhǎng)的光脈沖，將光脈沖注入待測(cè)光纖，這時(shí)會(huì)產(chǎn)生瑞利散射和菲涅爾反射，再由耦合器的輸出端送入光電探測(cè)器，將光信號(hào)轉(zhuǎn)換成電信號(hào)，隨后送入到運(yùn)算放大器進(jìn)行放大后送入數(shù)據(jù)采集與處理模塊。圖3所示為脈沖放大電路，主要實(shí)現(xiàn)對(duì)脈沖信號(hào)進(jìn)行放大處理。

如圖3所示TPS2817為單通道高速M(fèi)OSFET驅(qū)動(dòng)器，可以提供高達(dá)2 A的峰值電流，可達(dá)納秒級(jí)的開關(guān)速度，輸入回路中包括了有源上拉電路，采用集電極開路方式驅(qū)動(dòng)MOS管。電源電壓最大為30 V，電源電壓最小為2.75 V；當(dāng)輸入的脈沖信號(hào)接入輸入端口IN，TPS2817相當(dāng)于一個(gè)功率驅(qū)動(dòng)器，可將脈沖信號(hào)進(jìn)行功率放大。

3、測(cè)試結(jié)果及分析

首先檢測(cè)系統(tǒng)發(fā)射一個(gè)光脈沖信號(hào)，這個(gè)光脈沖在遇到斷點(diǎn)、接頭、熔接點(diǎn)以后會(huì)反射回來，如果檢測(cè)系統(tǒng)能夠精確地測(cè)量回波時(shí)間，就可以利用下面的公式計(jì)算出距離L。

其中，c為光速，t為光脈沖從發(fā)射到接收的總時(shí)間，稱為回波時(shí)間，f為采樣率，N為總采樣點(diǎn)數(shù)，