在“實(shí)驗(yàn)5”中,我們將一個(gè)8-Ω功率電阻添加到5-VVDDA電壓軌,旨在模擬 電源的重負(fù)載。標(biāo)準(zhǔn)化FFT圖(請(qǐng)參見(jiàn)圖9)并未顯示出很多不同。去除RC緩 沖器以后,雜散增加約4.5dB;其仍然遠(yuǎn)低于平均雜散振幅。
圖9添加8-Ω負(fù)載的標(biāo)準(zhǔn)化FFT圖
CMOS技術(shù)—ADS6148
當(dāng)關(guān)注如何在保持較佳SNR和SFDR性能的同時(shí)盡可能地降低功耗時(shí),我們一般利用CMOS技術(shù)來(lái)開(kāi)發(fā)高速數(shù)據(jù)轉(zhuǎn)換器。但是,CMOS轉(zhuǎn)換器的PSRR一般并不如BiCOMADC的好。ADS6148產(chǎn)品說(shuō)明書(shū)列出了25dB的PSRR, 而在模擬輸入電源軌上ADS5483的PSRR則為60dB。