使用基于示波器的解決方案測(cè)試電源和信號(hào)完整性有一些測(cè)試挑戰(zhàn)，如何解決這些測(cè)試挑戰(zhàn)以獲得最佳性能？我們將在這里討論其中的五個(gè)問(wèn)題。

什么是電源和信號(hào)完整性？

首先讓我們定義下什么是電源和信號(hào)完整性。

信號(hào)完整性

信號(hào)完整性(SI)分析集中在發(fā)射機(jī)、參考時(shí)鐘、信道和接收機(jī)在誤碼率(BER)方面的性能。電源完整性(PI)側(cè)重于電源分配網(wǎng)絡(luò) (PDN) 提供恒定、干凈的電源和低阻抗返回路徑的技術(shù)。SI和PI具有廣泛的相互依賴(lài)性。PDN會(huì)引起噪聲和抖動(dòng)。電路設(shè)計(jì)和元件-- 芯片封裝、引腳、導(dǎo)線(xiàn)、過(guò)孔、連接器--會(huì)影響PDN的阻抗，從而影響供電質(zhì)量。

我們知道，從電源引入噪聲和抖動(dòng)會(huì)導(dǎo)致高速串行網(wǎng)絡(luò)中的誤碼率，至少會(huì)降低嵌入式系統(tǒng)的效率。在最壞的情況下，可能會(huì)導(dǎo)致在關(guān)鍵任務(wù)環(huán)境中出現(xiàn)錯(cuò)誤比特或錯(cuò)誤的數(shù)據(jù)。

電源完整性

電源完整性不僅僅是將電壓保持在適當(dāng)?shù)姆秶鷥?nèi)。電源完整性是保證應(yīng)用于電路或設(shè)備的電源適合電路或設(shè)備的預(yù)期性能。其目的是保持從供電到耗電的電能質(zhì)量。實(shí)現(xiàn)可接受的電源完整性意味著噪聲水平在規(guī)定的允許范圍內(nèi)。

隨著電氣元件被要求在更小的電路板上執(zhí)行更多的功能，這一點(diǎn)變得越來(lái)越重要。隨著尺寸的不斷縮小和復(fù)雜性的增加，嵌入式系統(tǒng)越來(lái)越接近電源輸送路徑或電源完整性組件。

在測(cè)試和分析電源完整性和信號(hào)完整性的過(guò)程中，攻克一些需要解決的關(guān)鍵問(wèn)題是非常重要的。接下來(lái)我們進(jìn)入正題，如何解決以下五大問(wèn)題？

1、濾掉AC-DC電源轉(zhuǎn)換中的紋波

在這里，設(shè)計(jì)人員需要最佳的電源質(zhì)量，確保包含的任何一種開(kāi)關(guān)紋波都不會(huì)被漏到下游--同時(shí)保持高效率。設(shè)計(jì)人員必須確保高效率/低噪聲的直流轉(zhuǎn)換，為整個(gè)電源分配網(wǎng)絡(luò) (PDN)供電，確保電源噪聲 (PSN)保持在最低限度。

2、DC-DC電源轉(zhuǎn)換

在電源的這一階段，設(shè)計(jì)人員要向最后級(jí)或負(fù)載點(diǎn) (POL) 元件提供電源。其中最敏感的電源包括高速ADC轉(zhuǎn)換器、FPGA內(nèi)核和數(shù)字信號(hào)處理器（DSP）的電源。一個(gè)嵌入式設(shè)計(jì)可能會(huì)有1000多個(gè)電壓和接地平面，以便在元件間傳遞功率。處理不同電壓水平下的不同負(fù)載也是一個(gè)挑戰(zhàn)。

3、測(cè)量系統(tǒng)對(duì)結(jié)果的影響

這包括正在使用的范圍，不同的測(cè)量方法，探頭，以及任何在探針尖前使用的適配器。了解這些是非常重要的，這樣就可以知道它們對(duì)測(cè)量的影響。

其中一個(gè)例子是增加任何探頭引線(xiàn)，都會(huì)降低測(cè)量系統(tǒng)的總帶寬。探針連接的便利性與性能之間有一定權(quán)衡，所以了解任何連接器的帶寬和共模抑制很重要。

4、信號(hào)完整性與電源完整性

由于電源完整性和信號(hào)完整性都會(huì)相互影響，因此了解它們相互之間是如何影響的，對(duì)于測(cè)量來(lái)說(shuō)至關(guān)重要。其中一個(gè)的噪聲會(huì)影響另一個(gè)，你需要了解這些測(cè)量之間的差異，以確定噪聲源的根本原因。設(shè)計(jì)人員需要在時(shí)域和頻域內(nèi)對(duì)敏感電源上的紋波進(jìn)行關(guān)聯(lián)。

5、器件在整個(gè)頻率范圍內(nèi)的響應(yīng)

所有的器件都會(huì)在一個(gè)頻率范圍內(nèi)變化，了解阻抗以及電源下的元件在該頻率范圍內(nèi)的變化是很重要的。它決定了保持電源所需的基本諧振頻率。