圖5：比較共享LO與10 MHz參考時鐘：通道間相位偏移（a）及其直方圖（b）。

測量直接共享LO的好處的另一種方法是查看通道間相位誤差的直方圖，如圖5b所示。對于僅共享10 MHz參考時鐘的情況，可以看到相位變化的范圍明顯較寬（六西格瑪置信度水平大于1°）。而在直接共享LO的情況下，置信度水平在0.2°以內(nèi)。

實時在線處理

實時處理對于測試電子戰(zhàn)系統(tǒng)的許多方面都很重要。對于涉及波束賦形或測向的測試應(yīng)用，如無源雷達(dá)，由于信道特性變化迅速，實時計算信道矩陣是很重要的。由主機(jī)處理器處理RF采樣信號不僅速度非常慢，而且還會消耗數(shù)據(jù)處理能力和總線帶寬。相反，我們可以將采樣信號轉(zhuǎn)移到板載FPGA，或通過高帶寬PXI總線傳輸?shù)筋~外的FPGA協(xié)處理器上進(jìn)行在線信號處理。

對于許多測試應(yīng)用，存儲和播放信號同樣非常重要。存儲波形可幫助我們深入觀察多通道數(shù)據(jù)，并能夠捕獲較短時間或較低頻率的雜散信號。對于監(jiān)測未經(jīng)授權(quán)的信號或零星干擾，存儲的信號可作為特定地理區(qū)域的RF活動的證據(jù)。真實信號的采集也可用于驗證未來的通信系統(tǒng)是否能夠適應(yīng)真實的場景。

PCI Express架構(gòu)通過支持多個設(shè)備之間的點對點傳輸來實現(xiàn)這些要求，從而可以實時持續(xù)地傳輸和處理數(shù)據(jù)，或者長時間存儲到磁盤并進(jìn)行后期處理。這種系統(tǒng)使得研究人員和開發(fā)人員能夠從多通道射頻源采集和存儲信息，以進(jìn)行仔細(xì)觀察或離線處理。之后，在實驗室中，數(shù)據(jù)可以作為激勵信號進(jìn)行操作和回放，以驗證算法、信道模型、硬件配置和真實系統(tǒng)的其他方面。

無論在實驗室還是部署在現(xiàn)場，尺寸、重量和功率（SWaP）都是電子戰(zhàn)應(yīng)用中測量設(shè)備的重要考量因素。隨著先進(jìn)電子戰(zhàn)系統(tǒng)的復(fù)雜性和計算能力不斷增加，設(shè)計工程師正在利用PXI平臺的先進(jìn)技術(shù)和模塊化特性來構(gòu)建多功能系統(tǒng)，以滿足SWaP需求。

多通道相位相關(guān)測試系統(tǒng)

下面將介紹一個可以解決多通道相位相干射頻系統(tǒng)測試和驗證難題和要求的測試系統(tǒng)。該測試系統(tǒng)建立在基于平臺的模塊化硬件和軟件定義的儀器的基礎(chǔ)上。

圖6a顯示了一個NI雙通道相位相干測試系統(tǒng)配置，該系統(tǒng)基于PXIe-1085機(jī)箱，這是一款18槽機(jī)箱，內(nèi)置10 MHz參考時鐘、PXI觸發(fā)總線和PXI模塊的星型觸發(fā)器。對于RF儀器，PXIe-5840 VST用于構(gòu)成2 x 2 MIMO配置。

圖6：雙通道相位相干測試配置（a），配置包含共享LO、公共參考時鐘和TClk對準(zhǔn)（b）和校準(zhǔn)設(shè)置（c）。

以下是開發(fā)多通道相位相干測試系統(tǒng)的步驟：

步驟1：第一步是配置兩個VST，通過軟件共享PXIe-1085機(jī)箱的通用PXI參考時鐘，并在發(fā)生器和分析儀之間物理共享LO，如圖6b所示。 VST原生支持NI-TClk技術(shù)，確保了所有通道同時開始采集/生成，并可實現(xiàn)小于500 ps通道間偏斜。我們通過系統(tǒng)校準(zhǔn)將通道間偏斜進(jìn)一步降低了一個數(shù)量級，達(dá)到低于50ps。

步驟2： VST同步后，下一步是確保相位和幅度一致。在本例中，首先分析儀之間存在多通道相位一致性。在這一步驟中，其中一個VST作為連續(xù)波信號的源，該連續(xù)波信號將作為校準(zhǔn)信號。接著這個VST生成的信號通過雙向分路器分離，并饋送到兩個VST的RF輸入端口，如圖6c所示。

步驟3：接下來是應(yīng)用基于FPGA的實時校準(zhǔn)過程，以在兩個VST之間進(jìn)行相位和幅度精細(xì)對準(zhǔn)5。該校準(zhǔn)過程使用基于LabVIEW FPGA的VST的板載XilinxVirtex 7 FPGA來實現(xiàn)。圖7、8和9描述了校準(zhǔn)過程中涉及到的步驟。該算法可從雙信道擴(kuò)展到八信道。MeasSys表示多通道相位相干采集系統(tǒng)，Timestamp表示測量的初始時間實例，freq表示連續(xù)波頻率，cal Validtime表示系統(tǒng)需要重新校準(zhǔn)的間隔時間。