圖2. 高中頻（集成TRx），帶寬最高100 MHz。

作為衛(wèi)星通信系統(tǒng)多個(gè)用戶(hù)的集線(xiàn)器，這些系統(tǒng)可能要同時(shí)處理多個(gè)載波信號(hào)。這種情況下，每個(gè)接收器的帶寬或帶寬/功率就變得非常重要。圖3所示信號(hào)鏈采用一款高速ADC，即AD9208，這是最近發(fā)布的一款高采樣速率ADC，可以數(shù)字化最高1.5 Ghz的瞬時(shí)帶寬。在本例中，為了實(shí)現(xiàn)1 Ghz的瞬時(shí)帶寬，中頻被置于4.5 GHz。這里可實(shí)現(xiàn)的帶寬取決于位于ADC之前的抗混疊濾波器的濾波要求，但一般局限于奈奎斯特區(qū)的~75%（采樣速率的一半）。

圖3. 用GSPS ADC單下變頻至高中頻。

在要求最高瞬時(shí)帶寬并且可能以犧牲CNR為代價(jià)的系統(tǒng)中，可以采用圖4所示信號(hào)鏈。該信號(hào)鏈采用一個(gè)I/Q混頻器，即HMC8191HMC8191，其鏡像抑制性能為~25 dBc。在這種情況下，鏡像抑制性能受到I和Q輸出通道間幅度和相位平衡的限制。在不采用更先進(jìn)的正交誤差校正(QEC)技術(shù)的情況下，這是該信號(hào)鏈的限制因素。該信號(hào)鏈的性能總結(jié)見(jiàn)表1。需要注意的是，NF和IP3性能與其他選項(xiàng)類(lèi)似，但功率/GHz指標(biāo)則為三者中最低，并且從任意時(shí)間可以利用的帶寬量來(lái)看，其尺寸也屬最佳狀態(tài)。

圖4. 用I/Q混頻器和GSPS ADC實(shí)現(xiàn)直接變頻。

這里給出的三種接收選項(xiàng)如下表所示，但需要注意的是，該表并未列出全部可能選項(xiàng)。這里的總結(jié)旨在展示各種信號(hào)鏈選項(xiàng)之間的差異。在任何給定系統(tǒng)中，最終的最優(yōu)信號(hào)鏈既可能是三者之一，也可能是任意選項(xiàng)的綜合運(yùn)用。

表1. Ka頻段接收器詳情比較

另外，雖然表中只顯示了接收器端的情況，但發(fā)射器信號(hào)鏈也存在類(lèi)似的折衷情況。一般地，系統(tǒng)從超外差架構(gòu)轉(zhuǎn)向直接變頻架構(gòu)后，需要在帶寬與性能之間進(jìn)行折衷。

數(shù)據(jù)接口

在數(shù)據(jù)被ADC或收發(fā)器數(shù)字化以后，必須通過(guò)數(shù)字接口交給系統(tǒng)處理。這里提到的所有數(shù)據(jù)轉(zhuǎn)換器都采用了高速JESD204b標(biāo)準(zhǔn)，從數(shù)據(jù)轉(zhuǎn)換器接收信號(hào)，然后把信號(hào)打包組幀，再通過(guò)少量走線(xiàn)進(jìn)行傳輸。芯片的數(shù)據(jù)速率因系統(tǒng)要求而異，但這里提到的所有器件都有用于抽取和頻率轉(zhuǎn)換的數(shù)字功能，能夠適應(yīng)不同數(shù)據(jù)速率，以滿(mǎn)足不同系統(tǒng)要求。該規(guī)格在JESD204b通道上最高支持12.5 GSPS的速率，傳輸大量數(shù)據(jù)的高帶寬系統(tǒng)即充分利用了這一點(diǎn)。有關(guān)這些接口的詳細(xì)描述請(qǐng)參閱AD9208和AD9371的數(shù)據(jù)手冊(cè)。另外，F(xiàn)PGA的選擇必須考慮該接口。供應(yīng)商（如Xilinx®和Altera®）提供的許多FPGA目前已經(jīng)在其器件中集成該標(biāo)準(zhǔn)，為與這些數(shù)據(jù)轉(zhuǎn)換器的集成提供了便利條件。

結(jié)論

本文詳細(xì)介紹了各種折衷情況，并就Ka頻段衛(wèi)星通信系統(tǒng)適用的信號(hào)鏈列舉了一些例子。還介紹了幾種架構(gòu)選項(xiàng)，包括利用集成式收發(fā)器AD9371的高中頻單次變頻選項(xiàng)，用GSPS ADC取代集成收發(fā)器以提高瞬時(shí)帶寬的類(lèi)似架構(gòu)，以及可以提高帶寬但會(huì)降低鏡像抑制性能的直接變頻架構(gòu)。介紹的信號(hào)鏈雖然可以直接使用，但建議以其為基礎(chǔ)進(jìn)行設(shè)計(jì)。根據(jù)具體的系統(tǒng)級(jí)應(yīng)用，會(huì)出現(xiàn)不同的要求，隨著設(shè)計(jì)工作的推進(jìn)，信號(hào)鏈的選擇會(huì)越來(lái)越明晰。